Modulo di memoria in linea singolo

Un SIMM , per Single Inline Memory Module , è un modulo elettronico che raggruppa più chip di memoria e può essere collegato solo tramite un'unica interfaccia (al contrario del DIMM ).

Può esistere nel formato a 8 bit (molto vecchio) e a 32 bit. Queste strisce hanno 30 o 72 pin. Potrebbero essere utilizzati anche formati non standard, ad esempio per Macintosh IIfx .

Le SIMM sono state standardizzate secondo lo standard JEDEC JESD-21C.

La maggior parte delle vecchie schede madri per PC (PC 8088, XT e le prime AT) utilizzavano chip DIP socket per DRAM.

Con l'aumento della capacità di memoria del computer, sono stati utilizzati moduli di memoria per risparmiare spazio sulla scheda madre e facilitare l'espansione della memoria. Invece di collegare otto o nove chip DIP singoli, era necessario solo un modulo di memoria aggiuntivo per aumentare la memoria del computer.

Storia

I SIMM furono inventati nel 1982 da James J. Parker presso Zenith Microcircuits e il primo cliente di Zenith Microcircuits fu Wang Laboratories.

Wang Laboratories ha tentato di brevettarlo e ha ottenuto un brevetto in Aprile 1987. 

Questo brevetto è stato successivamente revocato quando Wang Laboratories è stato più volte citato in giudizio per violazione e in seguito è stato annunciato che si trattava di un'invenzione di Parker alla Zenith Microcircuits (l'Elk Grove Village, una sussidiaria di Zenith Electronics Corporation, Illinois). 

La causa è stata successivamente ritirata e il brevetto è stato rilasciato. I moduli di memoria originali erano costruiti su substrati ceramici con parti Hitachi 64K "Flip Flip" e avevano dei pin, cioè un singolo in-line packaging (SIP). 

C'era una parte a 8 bit e una parte a 9 bit a 64K. I pin erano la parte più costosa del processo di assemblaggio e Zenith Microcircuits, in collaborazione con Wang e Amp, ha sviluppato rapidamente un connettore senza pin. Successivamente i moduli sono stati costruiti su substrati ceramici con chip di plastica e successivamente sono stati realizzati su materiale PCB standard.

I SIMM che utilizzano i pin sono generalmente indicati come moduli di memoria SIP o SIPP per distinguerli dai moduli più comuni che utilizzano connettori edge.

La prima variante di SIMM ha 30 pin e fornisce 8 bit di dati (più un errore di rilevamento del 9 ° bit nella SIMM di parità). Sono stati utilizzati in microcomputer compatibili AT (basati su 286, ad esempio Wang APC), basati su i386, basati su i486, Macintosh Plus, Macintosh II, Quadra e Atari e minicomputer Wang VS.

La seconda variante di SIMM ha 72 pin e fornisce 32 bit di dati (36 bit nelle versioni con parità ed ECC). Questi sono apparsi per la prima volta all'inizio degli anni '90 su IBM PS / 2 e successivamente in sistemi basati su i486, Pentium, Pentium Pro, i primi Pentium II e chip contemporanei / competitivi di altre marche. 

Entro la metà degli anni '90, le SIMM a 72 pin avevano sostituito le SIMM a 30 pin nei computer di nuova generazione e stavano iniziando a essere sostituite dai DIMM.

I computer PC non IBM come le workstation UNIX possono utilizzare SIMM proprietarie non standard. Il Macintosh IIfx utilizza SIMM proprietarie non standard con 64 pin.

Le tecnologie DRAM utilizzate nelle SIMM includono Fast Page Mode (FPM, utilizzato in tutti i primi moduli a 30 e 72 pin) e High Performance EDO (utilizzato nei più recenti moduli a 72 pin nel 1995).

A causa delle diverse larghezze del bus dati dei moduli di memoria e di alcuni processori, a volte è necessario installare più moduli in coppie identiche o in gruppi di quattro identici per riempire un banco di memoria. La regola generale è un sistema  286 ,  386SX , 68000 o 68020/68030 di fascia bassa (ad esempio Atari, Mac LC) (che utilizza un bus dati a 16 bit) che richiederebbe due SIMM a 30 pin per un banco di memoria. Sui sistemi  386DX  ,  486  e full-spec da 68020 a 68060 (ad esempio Amiga 4000, Mac II) (bus dati a 32 bit), sono necessari quattro SIMM a 30 pin o una SIMM a 72 pin per un banco di memoria. 

Sui sistemi Pentium (larghezza del bus dati a 64 bit), sono necessarie due SIMM a 72 pin. Tuttavia, alcuni sistemi Pentium supportano una "modalità half-bank", in cui il bus dati sarebbe ridotto a soli 32 bit per consentire il funzionamento di una singola SIMM. Al contrario, alcuni sistemi 386 e 486 utilizzano il cosiddetto "striping della memoria", che richiede il doppio del numero di SIMM e raddoppia effettivamente la larghezza di banda.

Le prime prese SIMM erano prese push convenzionali. Questi sono stati rapidamente sostituiti da prese ZIF in cui il SIMM è stato inserito ad angolo e quindi inclinato in posizione verticale. Per rimuoverne uno, i due morsetti di metallo o plastica a ciascuna estremità devono essere tirati di lato, quindi il SIMM deve essere inclinato indietro e fuori (i jack a basso profilo hanno invertito questa convenzione in qualche modo, come i SODIMM - i moduli sono inseriti "in alto angolo "e spinto  verso  il  basso  per diventare a filo con la scheda madre). All'inizio sono state utilizzate clip di fissaggio in plastica usate che si sono rotte, quindi le clip in acciaio le hanno sostituite.

Alcuni SIMM supportano il rilevamento della presenza (PD). Vengono effettuati collegamenti ad alcuni dei pin che codificano la capacità e la velocità della SIMM, in modo che le apparecchiature compatibili possano rilevare le proprietà della SIMM. I SIMM PD possono essere utilizzati in apparecchiature che non supportano PD; le informazioni vengono ignorate. Le SIMM standard possono essere facilmente convertite per supportare PD installando ponticelli, se le SIMM hanno piazzole di saldatura per farlo, o saldando fili. 

SIMM a 30 pin

SIMM a 30 pin, capacità 256 KB Due slot SIMM a 30 pin su una scheda madre IBM PS / 2 modello 50

Dimensioni standard: 256 KB, 1 MB, 4 MB, 16 MB

Le SIMMS a 30 pin hanno 12 linee di indirizzo, che possono fornire un totale di 24 bit di indirizzo. Con una larghezza di dati di 8 bit, ciò porta a una capacità massima assoluta di 16 MB per i moduli di parità e non di parità (il bit di ridondanza extra di solito non contribuisce al carico utile).

Modulo di memoria SIMM a 30 pin
Pin # conome Descrizione del segnale Pin # conome Descrizione del segnale
1 V  DC +5 VDC 16 DQ4 Dati 4
2 / CAS Indirizzo della colonna Strobe 17 ALLE 8 Indirizzo 8
3 DQ0 Dati 0 18 A9 Indirizzo 9
4 A0 Indirizzo 0 19 A10 Indirizzo 10
5 A1 indirizzo 1 20 DQ5 Dati 5
6 DQ1 Dati 1 21 /NOI Abilita la scrittura
7 A2 Indirizzo 2 22 V  SS Terra
8 A3 Indirizzo 3 23 DQ6 Dati 6
9 V  SS Terra 24 A11 Indirizzo 11
dieci DQ2 Dati 2 25 DQ7 Dati 7
11 A4 Indirizzo 4 26 QP  * Parità dei dati
12 ALLE 5 Indirizzo 5 27 / RAS Strobo indirizzo di riga
13 DQ3 Dati 3 28 / CASP  * Indirizzo colonna parità strobo
14 A6 Indirizzo 6 29 DP  * Parità dei dati in
15 A7 Indirizzo 7 30 V  DC +5 VDC

* I  pin 26, 28 e 29 non sono collegati su SIMM senza parità.

SIMM a 72 pin

EDO DRAM SIMM a 72 pin Dimensioni standard: 1MB, 2MB, 4MB, 8MB, 16MB, 32MB, 64MB, 128MB (lo standard definisce anche moduli da 3,3 V con linee di indirizzo aggiuntive e fino a 2 GB)

Con 12 linee di indirizzo, che possono fornire un totale di 24 bit di indirizzo, due righe di chip e output di dati a 32 bit, la capacità massima assoluta è  227  = 128 MB.

Modulo di memoria SIMM da 5V a 72 pin
Pin # conome Descrizione del segnale Pin # conome Descrizione del segnale
1 V  SS Terra 37 MDP1  * Parità dati 1 (MD8..15)
2 MD0 Dati 0 38 MDP3  * Data Parity 3 (MD24..31)
3 MD16 Dati 16 39 V  SS Terra
4 MD1 Dati 1 40 / CAS0 Indirizzo colonna strobo 0
5 MD17 Dati 17 41 / CAS2 Indirizzo di colonna Strobe 2
6 MD2 Dati 2 42 / CAS3 Strobe 3 Column Address
7 MD18 Dati 18 43 / CAS1 Indirizzo di colonna Strobe 1
8 MD3 Dati 3 44 / RAS0 Indirizzo linea strobo 0
9 MD19 Dati 19 45 / RAS1  † Strobe 1 indirizzo di riga
dieci V  DC +5 VDC 46 NC Non connesso
11 NU [PD5  #  ] Non utilizzato [Rilevamento di presenza 5 (3v3)] 47 /NOI Lettura / scrittura abilitata
12 MA0 Indirizzo 0 48 NC [/ ECC  #  ] Non connesso [Presenza ECC (se collegato a terra) (3v3)]
13 MA1 indirizzo 1 49 MD8 Dati 8
14 MA2 Indirizzo 2 50 MD24 Dati 24
15 MA3 Indirizzo 3 51 MD9 Dati 9
16 MA4 Indirizzo 4 52 MD25 Dati 25
17 MA5 Indirizzo 5 53 MD10 Dati 10
18 MA6 Indirizzo 6 54 MD26 Dati 26
19 MA10 Indirizzo 10 55 MD11 Dati 11
20 MD4 Dati 4 56 MD27 Dati 27
21 MD20 Dati 20 57 MD12 Dati 12
22 MD5 Dati 5 58 MD28 Dati 28
23 MD21 Dati 21 59 V  DC +5 VDC
24 MD6 Dati 6 60 MD29 Dati 29
25 MD22 Dati 22 61 MD13 Dati 13
26 MD7 Dati 7 62 MD30 Dati 30
27 MD23 Dati 23 63 MD14 Dati 14
28 MA7 Indirizzo 7 64 MD31 Dati 31
29 MA11 Indirizzo 11 65 MD15 Dati 15
30 V  DC +5 VDC 66 NC [/ EDO  #  ] Non connesso [Presenza EDO (se collegato a terra) (3v3)]
31 MA8 Indirizzo 8 67 PD1  x Rilevamento della presenza 1
32 MA9 Indirizzo 9 68 PD2  x Rilevamento della presenza 2
33 / RAS3  † Indirizzo di 3 righe dello stroboscopio 69 PD3  x Rilevamento della presenza 3
34 / RAS2 Indirizzo di riga 2 strobo 70 PD4  x Rilevamento della presenza 4
35 MDP2  * Parità dati 2 (MD16..23) 71 NC [PD (rif.)  #  ] Non connesso [Rilevamento di presenza (rif) (3v3)]
36 MDP0  * Parità dati 0 (MD0..7) 72 V  SS Terra

* I  pin 35, 36, 37 e 38 non sono collegati su SIMM senza parità. 

†  / RAS1 e / RAS3 vengono utilizzati solo su SIMMS a due righe: 2, 8, 32 e 128 MB.

#  Queste linee sono definite solo sui moduli 3.3V.

x I  segnali di rilevamento della presenza sono descritti in dettaglio nello standard JEDEC.

Proprietari SIMM

GVP a 64 pin

Diverse schede CPU della Great Valley Products per il Commodore Amiga utilizzavano speciali SIMM a 64 pin (32 bit di larghezza, 1, 4 o 16 MB, 60 ns).

Apple 64 pin

Le SIMM a 64 pin a doppia porta sono state utilizzate nei computer Apple Macintosh IIfx per consentire cicli di lettura / scrittura sovrapposti (1, 4, 8, 16 MB, 80 ns).  

Modulo di memoria Mac IIfx SIMM 5V 64 pin 
Pin # conome Descrizione del segnale Pin # conome Descrizione del segnale
1 GND Terra 33 Q4 Bus di uscita dati, bit 4
2 NC Non connesso 34 / W4 Scrittura input consentita per RAM IC 4
3 + 5V +5 volt 35 ALLE 8 Bus indirizzi, bit 8
4 + 5V +5 volt 36 NC Non connesso
5 / CAS Indirizzo della colonna Strobe 37 A9 Bus indirizzi, bit 9
6 D0 Bus di ingresso dati, bit 0 38 A10 Bus indirizzi, bit 10
7 Q0 Bus di uscita dati, bit 0 39 A11 Bus indirizzi, bit 11
8 / W0 Scrittura input consentita per RAM IC 0 40 D5 Bus di ingresso dati, bit 5
9 A0 Indirizzo bus, bit 0 41 Q5 Bus di uscita dati, bit 5
dieci NC Non connesso 42 / W5 Scrittura input consentita per RAM IC 5
11 A1 Indirizzo bus, bit 1 43 NC Non connesso
12 D1 Bus di ingresso dati, bit 1 44 NC Non connesso
13 Q1 Bus di uscita dati, bit 1 45 GND Terra
14 / W1 Scrivi - attiva l'ingresso per RAM IC 1 46 D6 Bus di ingresso dati, bit 6
15 A2 Bus indirizzi, bit 2 47 Q6 Bus di uscita dati, bit 6
16 NC Non connesso 48 / W6 Scrittura input consentita per RAM IC 6
17 A3 Bus indirizzi, bit 3 49 NC Non connesso
18 GND Terra 50 D7 Bus di ingresso dati, bit 7
19 GND Terra 51 Q7 Bus di uscita dati, bit 7
20 D2 Bus di ingresso dati, bit 2 52 / W7 Scrittura input consentita per RAM IC 7
21 Q2 Bus di uscita dati, bit 2 53 / QB Riservato (parità)
22 / W2 Scrittura input consentita per RAM IC 2 54 NC Non connesso
23 A4 Bus indirizzi, bit 4 55 / RAS Strobo indirizzo di linea
24 NC Non connesso 56 NC Non connesso
25 ALLE 5 Bus indirizzi, bit 5 57 NC Non connesso
26 D3 Bus di ingresso dati, bit 3 58 Q Uscita del controllo di parità
27 Q3 Bus di uscita dati, bit 3 59 / WWP Scrivi una pessima parità
28 / W3 Scrittura input consentita per RAM IC 3 60 PDCI Ingresso daisy chain
29 A6 Bus indirizzi, bit 6 61 + 5V +5 volt
30 NC Non connesso 62 + 5V +5 volt
31 A7 Bus indirizzi, bit 7 63 PDCO Presa margherita
32 D4 Bus di ingresso dati, bit 4 64 GND Terra


Vedi anche